Fraunhofer IPMS, APECS und FMD: Hochdichte Chiplet-Systeme auf Wafer-Ebene realisiert

Zusammenfassung

Fraunhofer IPMS hat innerhalb der APECS-Pilotlinie die Quasi-monolithische Integration (QMI) demonstriert, bei der Dummy-Chiplets in strukturierte Pocketwafer eingebracht und mit einer Passivierungsschicht für die Backend-of-Line-Verdrahtung vorbereitet wurden. Diese Technologie ermöglicht höhere Verbindungsdichten, schnellere Signalwege und geringeren Platzbedarf als herkömmliche Verpackungsverfahren, was besonders für hochintegrierte SoCs in KI- und Transceiver-Anwendungen von Vorteil ist. Der erfolgreiche Meilenstein ebnet den Weg für die industrielle Umsetzung der QMI-Prozesskette und bietet skalierbare, modulare Integrationsarchitekturen für heterogene Systeme.